.svg)
注目ベンチャー紹介：Plaid Semiconductors
2025
.
06
.
17
Written by Hiroaki Kawada
今回の注目ベンチャーの紹介はPlaid Semiconductorsです。
Plaid Semiconductorsは、ジョージア工科大学（Georgia Tech）のPackaging Research Center（PRC）発のチップレット対応のガラスインターポーザーを開発するスタートアップです。
Plaid Semiconductors
サービス／プロダクト概要
- ガラス基板を用いた次世代インターポーザ「Plaid Interconnect Fabric」を開発
- 絶縁膜及びガラスの高い電気特性により、RC遅延・損失を大幅低減、32Gbps超の高速伝送が可能
- CEOはジョージア工科大学卒でPRCで開発されたガラスRDL技術を実用化を目指すスタートアップ
特徴／提供価値
- 独自の低応力蒸着絶縁膜形成技術（特許出願中）により、低応力でガラス表面の欠陥（チッピング）を埋め、信頼性を向上
- 最大150x150mm²の大面積基板で、シリコン比10倍のインターポーザ面積を実現（ラボサンプル）
- パネルスケールの低コストプロセスで量産適用可能、米国内製造にも対応を目指す
ビジネスモデル
- AI/HPCチップレット採用企業向けのインターポーザ供給・カスタム開発
- ファブレス半導体、クラウド、サーバOEM、OSATとの共同開発案件から将来的には製造ライセンス、IP供与、設計ソリューション事業の拡大を狙う
市場動向・なぜこの会社なのか？
- 半導体のチップの高性能化の鈍化により、チップの並べ方≒マルチチップレット化でインターポーザ需要が急増する中、既存のシリコンインターポーザは高コスト・小面積が課題
- ガラス基板は寸法安定性・高精度加工で優位性があり、Intel/TSMCも研究中。ただし、熱応力による反りや信頼性試験時の背割れなどの課題がある
- Plaidは蒸着絶縁膜による低応力でかつガラスを保護しながら加工するプロセスで製造上の難点を克服、ガラスインターポーザの量産化を目指す
- 補足：
- IO density (IOs/mm/layer)→ 単位面積あたりのIO（入出力）の密度。高いほど、多くの入出力が集積できることを示す
- R*C（単位は ps）→ 抵抗と容量の積（RC時定数）。低いほど信号遅延が小さく高速動作が可能
顧客・競合・パートナー
- 顧客（候補）:Intel, AMD, Broadcom, NVIDIA
- パートナー：ジョージア工科大学
- 競合(パートナーにもなりえる)：DNP, SHINKO, イビデン, TOPPAN, TSMC